No. A-7 |会津|大|学

集積回路の自動設計技術 ~設計規則・設計仕様を満たす回路を 自動で設計する技術の開発~



上級准教授 小平 行秀

複雑化する制約・仕様を満たす回路を自動設計する技術の開発

概要

○現在の集積回路の規模は非常に大きく、人 手のみによる設計は不可能である。多くの設 計過程において、自動設計技術が用いられて おり、自動設計技術の性能が製造される回路 の性能に大きく影響します。我々は、集積回 路の自動設計技術、特に記憶素子の配置・記 憶素子間の配線に関する研究を行っています。

○一般同期式回路の自動設計技術

現在の集積回路では、クロック信号を各記 憶素子に同じタイミングで供給しているため、 消費電力、電磁放射など様々な問題を抱えて いる。各記憶素子にクロック信号を供給する タイミングを分散させることが可能な一般同 期式回路は、これらの問題を解決すると期待 されている。現在、与えられた動作速度、消 費電力などの設計仕様を満たす一般同期式回 路の自動設計技術の開発に取り組んでいます。

○プリント基板の自動配線技術

複数の集積回路を接続するプリント基板は、 基板の設計規則だけでなく、各集積回路から 決められる設計仕様を満たさなくてはならな いです。最近の集積回路設計では、微細化、 高速化により、特にタイミング制約が厳しく なってきています。現在、複雑化する設計規 則・仕様・制約を満たすプリント基板配線を 自動設計する技術の開発に取り組んでいます。

実用化の可能性

○一般同期式回路

既存のクロック同期方式のクロック回路 部分を修正することで、一般同期式回路を 実現できるため、既存のクロック同期方式 と同じ設計工程、設計環境で設計でき、低 い導入コストで集積回路の性能向上が見込 めます。

○プリント基板配線

複雑な設計規則・設計仕様をモデル化し、 そのモデル上で自動で大まかな配線を決定 し、そこからプリント基板上での詳細な配 線を決定することで、短時間で実用的な配 線を得ることを目指しています。


UBICからのメッセージ


〇同期式回路は、「いっせーのせ」という 掛け声(クロック信号)で各記憶素子が動 いていますが、現在の集積回路のように規 模が大きくなってくると、「いっせーの せ」という掛け声を合わせることが難しく なってきており、これ以上性能を向上させ ることが難しくなってきています。

〇そこで、現在期待されているのが一般同期式回路です。一般同期式回路は、「いっせーのせ」という掛け声を各記憶素子に対して分散させることができ、性能を向上させることができます。


研究概要図

集積回路設計の流れ





一般同期式回路の 配置・配線例



プリント基板自動配線例 (モデル上)